端侧AI芯片的NPU架构之争：数据流、存内计算与可重构设计怎么选

结论前置：架构没有绝对优劣，先看数据复用率与算子覆盖度

端侧AI芯片的NPU架构之争，本质是“数据搬移成本”与“算子灵活性”之间的权衡。如果一款芯片的典型负载以卷积和矩阵乘为主、权重可长期驻留，那么数据流型或存内计算路线更容易做出高能效比；如果负载中动态shape、多算子融合占比高，可重构阵列的适应面更宽。人人体育技术解读栏目把这三条路线拆开讲，目的不是评出赢家，而是让读者在拿到一份NPU规格表时，知道该追问哪几个参数。

需要先明确一个前提：端侧AI芯片的能效瓶颈很少来自算力单元本身，更多来自片上存储层级与数据搬运。人人体育在整理公开规格书时发现，多数方案标称的TOPS是在特定稀疏度与位宽下测得，实际负载下的有效利用率才是分水岭。

路线一：数据流型架构，把复用做到极致

数据流型NPU的核心思路是让权重和激活值在阵列内按固定节奏流动，减少对片上SRAM的反复读写。典型做法是权重 stationary 或输出 stationary，配合较大的权重缓存，使卷积核在多次计算中被重复使用。

优势：在标准卷积、深度可分离卷积上能效表现稳定，编译调度相对成熟，工具链落地难度低。
代价：对动态shape和非规则算子不够友好，遇到Transformer类负载时权重驻留策略需要重新设计。
判断要点：看权重缓存容量与激活缓存的配比，以及编译器中算子融合的粒度。人人体育建议读者关注“有效带宽利用率”而非峰值带宽。

对多数以视觉和语音为主的端侧场景，数据流型仍是工程风险最低的选择。但如果产品路线图里已经排进了多模态小模型，就要提前评估权重换入换出的开销。

路线二：存内计算，把乘加搬进存储阵列

存内计算把部分乘加运算放到存储阵列内部完成，从物理层面削减了“读出来再算”的搬移量。在低功耗、小算力、权重固定的端侧推理中，这条路线在能效比上有结构性优势。

优势：权重写入后长期驻留，待机与低频推理功耗低，适合常开感知类任务。
代价：精度受模拟器件非理想特性影响，需要校准与冗余设计；可编程性弱，算子覆盖范围有限。
判断要点：关注有效位宽、校准机制与温度漂移补偿策略，以及是否支持权重在线更新。人人体育提醒，存内计算方案的规格表要区分“阵列峰值”与“系统级可用算力”。

这条路线更适合把某几类固定算子做深做透，而不是追求通用。选型时应把典型负载的算子分布列出来，看前三大算子能否被阵列原生覆盖。

路线三：可重构阵列，用灵活性换调度复杂度

可重构架构通过动态配置PE阵列与互连，在不同算子之间切换数据通路。它的价值在于用一个硬件底座覆盖卷积、矩阵乘、池化乃至部分注意力计算，减少多引擎并存的面积开销。

优势：算子覆盖度高，面对模型结构变化时不需要换芯片，适合产品生命周期长、模型迭代快的品类。
代价：配置开销与编译复杂度上升，实际能效高度依赖编译器质量，峰值指标与实测差距可能较大。
判断要点：看配置切换的粒度与开销、编译器对算子融合的支持程度，以及是否有成熟的量化配套。人人体育在方案对比中会把“编译时间”和“首次推理延迟”单列，避免只看稳态吞吐。

可重构路线的隐性成本在软件侧。如果团队没有相应的编译调优能力，硬件灵活性很难兑现成产品体验。